Prodigy  |  SKU: PGY-I3C-EX-PD-Lite

Analizzatore di protocollo Prodigy PGY-I3C-EX-PD-Lite (v1.1)

€4.618,00
Tasse incluse Spedizione calcolato al momento del pagamento.

I3C Protocol Exerciser e Analyzer Lite (v 1.0 + v 1.1)

I3C Protocol Analyzer (PGY-I3C-EX-PD) è l'analizzatore di protocollo con molteplici funzionalità per acquisire ed eseguire il debug della comunicazione tra l'host e il progetto in fase di test. L'interfaccia bus seriale I3C sta emergendo come interfaccia preferita per tutte le future connessioni di sensori nei settori della telefonia mobile e automobilistico. Questa potrebbe anche essere scelta come interfaccia a basso costo e affidabile per future applicazioni elettroniche integrate per affrontare le nuove applicazioni ad alta intensità di dati.

L'interfaccia bus seriale I3C sta emergendo come interfaccia preferita per tutte le future connessioni di sensori nei settori della telefonia mobile e automobilistico. Questa potrebbe anche essere scelta come interfaccia a basso costo e affidabile per future applicazioni elettroniche integrate per affrontare le nuove applicazioni ad alta intensità di dati.

Il PGY-I3C-EX-PD è lo strumento principale che consente agli ingegneri di progettazione e test di testare i progetti I3C rispetto alle loro specifiche configurando il PGY-I3C-EX-PD come Master/Slave per generare traffico I3C con capacità di iniezione di errori e per decodificare i pacchetti del protocollo I3C.

Descrizione




Funzionalità

1. Supporta le specifiche v1.0/v1.1
2. Possibilità di configurarlo come Master o Slave.
3. Possibilità di configurare i registri BCR, LVR e DCR.
4. Genera contemporaneamente il traffico I3C e la decodifica del protocollo del Bus.
5. Supporto opzionale per script di test delle specifiche di conformità (CTS).
6. Supporta slave e master I2C legacy.
7. Genera diversi pacchetti I3C SDR e HDR.
8. Supporta le capacità IBI e Hot Plug.
9. Iniezione di errori come errori CRC, errori di parità ed errori ACK/NACK.
10. Velocità dei dati e duty cycle I3C variabili.
11. Supporto per dispositivi PMIC secondo i requisiti delle specifiche JEDEC DDR5.
12. Capacità di test del margine: variazione di tensione e temporizzazione.
13. Streaming continuo di dati di protocollo tra lo strumento e il computer host.
14. Diagramma temporale del bus decodificato dal protocollo.
15. Visualizzazione in elenco dell'attività del protocollo.
16. Analisi degli errori nella decodifica del protocollo.
17. Possibilità di scrivere script di esercitazione per combinare la generazione di più frame di dati a diverse velocità.
18. Interfaccia computer host USB2/3.
19. Supporto API per l'automazione in Python o C++. 1 v1.1 supporta solo i comandi di una corsia v1.1 supporta solo i comandi di una corsia.

Manuali

I3C-Scheda-dati-aggiornata-2