Prodigy  |  SKU: PGY-I3C-EX-PD

Analizzatore di protocollo Prodigy PGY-I3C-EX-PD (v1.1)

€9.898,00
Tasse incluse Spedizione calcolato al momento del pagamento.

I3C Protocol Exerciser and Analyzer (v1.0 + v1.1)

I3C Protocol Analyzer (PGY-I3C-EX-PD) è l'analizzatore di protocollo con molteplici funzionalità per acquisire ed eseguire il debug della comunicazione tra host e design in fase di test. L'interfaccia bus seriale I3C sta emergendo come interfaccia prescelta per tutte le future connessioni di sensori nei settori della telefonia mobile e automobilistico. Potrebbe anche essere scelta come interfaccia a basso costo e affidabile per future applicazioni elettroniche embedded per affrontare le nuove applicazioni data-intensive.

L'interfaccia bus seriale I3C sta emergendo come interfaccia prescelta per tutte le future connessioni di sensori nei settori della telefonia mobile e automobilistico. Potrebbe anche essere scelta come interfaccia a basso costo e affidabile per future applicazioni elettroniche embedded per affrontare le nuove applicazioni data-intensive.

Il PGY-I3C-EX-PD è lo strumento leader che consente ai progettisti e agli ingegneri di test di testare i progetti I3C per le loro specifiche configurando il PGY-I3C-EX-PD come Master/Slave per generare traffico I3C con capacità di iniezione di errori e per decodificare i pacchetti del protocollo I3C.

Descrizione

Funzionalità

1. Supporta le specifiche v1.0/v1.1
2. Possibilità di configurarlo come Master o Slave.
3. Possibilità di configurare i registri BCR, LVR e DCR.
4. Generazione simultanea del traffico I3C e decodifica del protocollo del Bus.
5. Supporto facoltativo per script di test delle Specifiche di Test di Conformità (CTS).
6. Supporta slave e master I2C legacy.
7. Generazione di diversi pacchetti I3C SDR e HDR.
8. Supporta le capacità IBI e Hot Plug.
9. Iniezione di errori come errori CRC, errori di parità ed errori ACK/NACK.
10. Velocità dei dati I3C e ciclo di lavoro variabili.
11. Supporto per dispositivi PMIC secondo i requisiti delle specifiche JEDEC DDR5.
12. Capacità di test di margine: variazione di tensione e temporizzazione.
13. Streaming continuo dei dati del protocollo tra lo strumento e il computer host.
14. Diagramma temporale del bus con protocollo decodificato.
15. Visualizzazione in elenco dell'attività del protocollo.
16. Analisi degli errori nella decodifica del protocollo.
17. Possibilità di scrivere script di esercizio per combinare la generazione di più frame di dati a diverse velocità.
18. Interfaccia computer host USB2/3.
19. Supporto API per l'automazione in Python o C++. 1 v1.1 supporta solo comandi a corsia singola v1.1 supporta solo comandi a corsia singola.

Manuali

I3C-Scheda-tecnica-aggiornata-2